AWR Design Environment with Analyst16破解版是电子设计自动化(EDA)软件,使用可为用户提供一流的仿真技术和设计自动化,提供与用于开发混合信号电子系统的更广泛的EDA工具类别的互操作性,Cadence AWR Design Environment平台的最新版本,版本16(V16),包括Microwave Office软件。Visual System Simulator(VSS)通信和雷达系统设计软件,以及AXIEM 3D平面电磁(EM)和Analyst 3D FEM模拟器,引入了突破性的跨平台互操作性,以支持跨Cadence Virtuoso®的异构技术开发的RF IP集成,Allegro PCB、Spectre仿真和IC封装设计平台,与竞争工作流程相比,周转时间最多可减少50%。V16版本进一步引入了与Clarity 3D Solver和Celsius Thermal Solver的无缝集成,为大规模复杂射频系统的电热性能分析提供了不受限制的能力。借助AWR Design Environment V16,Cadence通过公司的Intelligent System Design战略解决射频/微波设计和集成问题,该战略为电子系统的所有设计元素提供计算软件功能。该战略的核心是卓越的设计,包括优化的EDA工具组合,具有一流的射频、微波和毫米波电路、系统和电磁分析、用于半导体、封装和PCB设计的IP以及可扩展访问在云中。
AWR Design Environment16新功能
1、强大的
将概念转化为真正的射频/微波组件,针对性能进行优化,并准备好轻松集成到第一次正确的多结构系统中
2、有见地
通过紧密耦合的电磁 (EM) 和热分析捕获真正的 RF 系统性能,以解决大型复杂结构和发热 RF 功率应用
3、连接的
可嵌入且可重复使用的 Cadence Microwave Office® 电路设计软件 IP 开创了前所未有的跨平台工作流程新时代,适用于芯片、封装、电路板和模块设计的 Allegro 和 Virtuoso 平台
4、并行远程仿真
作业调度程序现在支持多个同时进行的远程队列,使设计人员能够在本地或远程并行运行长电路仿真或优化作业。EM 结构现在支持按文档远程队列选择,并且 Cadence AXIEM® 平面 EM 和 Analyst™ 3D 有限元方法 (FEM) 模拟都可以在远程 Linux 集群上运行。
5、动态空洞和自动网络连接提取
Microwave Office 软件中新的动态空洞布局模式会自动为各种绘图层添加布局形状和网络之间的间隙,并由布局过程文件 (LPF) 中指定的约束规则定义。例如,可以为通过接地或信号平面布线的信号走线自动添加间隙。额外的网络管理功能有助于识别布局和原理图中的网络对象,新的连接模式可实现形状与重叠网络的自动关联。
6、版本控制
版本控制管理组设计项目,允许对采用多种不同技术的复杂多功能设计进行组设计数据管理。当多个用户在版本控制数据库或中央存储库中编辑同一文件时,它还可以防止无意的文件覆盖。
7、布局走线互连建模
Cadence Visual System Simulator™ (VSS) 通信和雷达系统设计软件中的新互连 (INTERCONN) 系统模块对传输线损耗、阻抗失配和耦合的影响进行建模。该模块具有五种不同的操作模式,以促进设计流程,从布局的粗略估计开始,到在 EM 仿真中使用最终 PCB 布局走线。
8、单纯形优化器
具有可变步长的 Microwave Office 软件中增强的单线程和并行单纯形优化器比以前的单纯形优化器提供了更大的灵活性,使它们更广泛地适用和/或抵抗局部最小值。
9、射频放大器功率饱和度和倍频器建模
对 VSS 软件在饱和状态下对 RF 放大器建模的改进现在可以生成更平滑的功率输出与功率输入曲线。这些改进适用于时域、RF 预算分析和 RF Inspector (RFI) 模拟。此外,VSS 软件的行为倍频器模型已针对饱和输出功率和杂散电平进行了改进,在时域、RF 预算分析和 RFI 仿真之间产生了密切的一致性。预测性能对输入功率变化不太敏感,与物理倍频器设备的行为相匹配。
安装激活教程
AWR Design Environment with Analyst 16(V16)具有突破性的跨平台互操作性,支持射频到毫米波(mmWave)知识产权(RF IP)集成,用于跨行业领先的Cadence Virtuoso设计平台以及Allegro PCB和IC封装设计平台。V16版本还引入了与Clarity 3D求解器和摄氏度热求解器的无缝集成,为大规模复杂射频系统的电热性能分析提供不受限制的能力。新的AWR设计环境,包括Microwave Office电路设计软件,使客户能够高效地设计用于汽车、雷达系统和半导体技术的5G无线和连接系统,并更快地进入市场。与竞争工作流程相比,V16版本中的平台和求解器集成可将周转时间(TAT)减少多达50%。