Cadence Virtuoso 是一个基于系统的整体解决方案，提供了从单个原理图驱动IC和封装的模拟和LVS清洁布局的功能。为用户提供领先的技术和方法，将定制IC设计和封装/PCB设计/分析连接起来，创建完整的解决方案！您可以自动化实现各种设计和验证流程！提供强大的

Cadence Virtuoso 是一个基于系统的整体解决方案，提供了从单个原理图驱动IC和封装的模拟和LVS清洁布局的功能。为用户提供领先的技术和方法，将定制IC设计和封装/PCB设计/分析连接起来，创建完整的解决方案！您可以自动化实现各种设计和验证流程！提供强大的原理图编辑器和环境模拟设计，不管是任何复杂的工作都能手到擒来，并且有效消除了在整个工作流程中因为手动带来的错误风险，提高生产力和精准度！

闪电小编说明：

将两种世界一流的Cadence技术（定制IC设计和封装/PCB设计/分析）连接在一起，创建了一个整体方法，可自动化和简化多芯片异构系统的设计和验证流程。利用Virtuoso原理图编辑器和Virtuoso模拟设计环境，它为IC和封装/系统级设计捕获、分析和验证提供了一个单一平台。此外，Virtuoso系统设计平台提供了一个自动化的双向接口，与Cadence SiP级实现环境和Clarity 3D Solver。Virtuoso系统设计平台允许IC设计人员轻松地将系统级布局寄生效应包含在IC验证流程中，通过将封装/电路板布局连接数据与IC布局寄生电气模型相结合来节省时间。自动生成的“系统感知”原理图，然后可以轻松使用结果创建用于最终电路级仿真的测试平台。Virtuoso系统设计平台使整个流程自动化，消除了将系统级布局寄生模型集成回IC设计人员流程的高度手动和容易出错的过程。