Synopsys IC Compiler II破解版|Synopsys IC Compiler II vP-2019.03-SP5免费下载-闪电软件园

　　　　　　　　 Synopsys IC Compiler II是业内领先的布局与布线解决方案，为所有有需要的用户提供先进的技术和一流的质量，在最早期的时候就进行设计的探索和布局的改进优化，更多高级工具和功能让用户实现自动化操作，包括全套设计规划以及透明的分层优化，简单友好的设置

Synopsys IC Compiler II是业内领先的布局与布线解决方案，为所有有需要的用户提供先进的技术和一流的质量，在最早期的时候就进行设计的探索和布局的改进优化，更多高级工具和功能让用户实现自动化操作，包括全套设计规划以及透明的分层优化，简单友好的设置过程，清晰的步骤流程，高效的核心引擎、Rapid 高级节点、签核时序、寄生参数提取和功耗分析的原生集成可加速设计收敛，是市场上走在前沿的解决方案！

软件功能

1、生产率

•最高容量的解决方案，支持500M以上的实例，具有可扩展和紧凑的数据模型

•全套设计规划功能，包括透明的分层优化

•开箱即用的简单参考方法，便于设置

•所有主要流程步骤的多线程和分布式计算

•黄金签核准确性，可直接访问PrimeTime延迟计算

2、 PPA

•统一的TNS驱动优化框架

•拥塞、时序和功率驱动逻辑的重新综合

•IEEE 1801 UPF/多电压支持

•基于电弧的并发时钟和数据优化

•全局最小值驱动的总功率优化

3、高级节点

•多模式和FinFET感知设计流程

•下一代先进的2D布局和合法化

•路由层驱动优化、自动NDR和通孔柱优化

•机器学习驱动的拥塞预测和DRC关闭

•为先进工艺节点提供最高级别的铸造支持和认证

•IC验证器在循环中的签核驱动DRC验证和修复

4、先进的融合技术

•物理感知逻辑再合成

•所有主要流程步骤中的IR压降驱动优化

•基于PrimeTime延迟计算的路由优化，实现黄金精度

•在路线优化过程中集成PrimeTime ECO流程，实现最快的周转时间

5、在多样化的应用中增强设计能力

设计领域令人眼花缭乱的创新步伐和高度多样化的应用迫使人们彻底重新思考布局和布线系统，以便在竞争激烈的半导体市场中按计划设计和实施差异化设计。

新兴工艺节点的设计师必须满足积极的PPA和生产率目标。它本质上意味着高效和智能地处理1亿个可放置的实例、多级层次结构、1000个硬宏、100个时钟、宽总线和10个模式和角落电源域以及复杂的设计约束和工艺技术要求

6、重视设计师生产力

IC编译器II从头开始构建，以实现速度和可扩展性。它的分层数据模型比传统工具消耗的内存少2-3倍，将容量限制提高到5亿个可放置实例甚至更多。自适应抽象和动态数据管理最大限度地减少了内存需求，并实现了快速响应的数据操作。关键基础设施组件和核心算法（如数据库访问和时序分析）的近线性多核线程加速了设计各个阶段的优化。获得专利的无损紧凑建模和独立的R和C提取允许以最小的运行时影响处理更多的模式和角点（MCMM场景）。

IC编译器II具有内置的参考方法（RM），可确保快速启动流程。此RM流程是铸造工艺/设计类型特定的，以确保一个稳健的起点和无缝衔接。IC编译器II可以直接访问Golden PrimeTime延迟计算引擎，以最大限度地减少ECO迭代

7、实现最佳性能、功率、面积和TAT

IC编译器II具有基于全局分析的新优化框架。此统一TNS驱动优化框架与设计编译器NXT合成共享，以实现物理感知合成、层分配和基于路由的优化，从而改进PPA和TAT。多角多模式（MCMM）和多电压（MV）感知的基于电平的分析算法使用并行启发式算法不断优化。多因素成本计算功能在广泛和有针对性的设计目标上提供更快的结果。并行PPA驱动的逻辑重映射、重新布线和合法化与布局交织在一起，最大限度地减少了拥塞的逻辑，从而形成了简单的局部逻辑锥，最大限度提高了可路由性和QoR。

8、最高级别的高级节点认证和支持

IC编译器II提供跨主要代工厂和技术节点的高级节点设计支持，包括16/14nm、12/10nm、7/5nm和亚5nm几何形状。Zroute数字路由器技术可确保尽早完全符合这些先进节点技术所需的最新设计规则。Synopsys与所有领先的代工厂密切合作，确保IC Compiler II率先为早期原型设计规则和最终生产设计规则提供支持。IC编译器II设计技术最大限度地发挥了新工艺技术的优势，并为尖端硅应用提供了最佳的投资回报

软件特色

1、一流的 QoR

高效的核心引擎，创新的ML技术和无处不在的并行优化框架解决了尖端设计的激进PPA和TTM压力

2、Rapid 高级节点

针对先进工艺节点和主要代工厂的最高级别的代工认证和支持，支持新节点的快速采用

3、金牌签字

签核时序、寄生参数提取和功耗分析的原生集成可加速设计收敛

闪电小编说明：

专门为解决前沿设计的激进性能、功耗、面积（PPA）和上市时间压力而设计的。为所有垂直市场和工艺技术的下一代设计提供一流的结果质量（QoR），同时实现前所未有的生产力。Synopsys IC Compiler II 包括扁平化和分层设计规划、早期设计探索、拥塞感知布局和优化、时钟树综合、高级节点布线收敛、制造合规性和签核收敛的创新

展开