HyperLynx破解版是高性能设计的PCB仿真解决方案！使用将为您提供一系列完整的工具，方便大家进行高性能的设计、分析和验证解决方案，您可以通过各种仿真类型来高效的对您的设计进行相关的评估操作，并验证其性能究竟如何，以及确定潜在的设计问题，而这些问题

HyperLynx破解版是高性能设计的PCB仿真解决方案！使用将为您提供一系列完整的工具，方便大家进行高性能的设计、分析和验证解决方案，您可以通过各种仿真类型来高效的对您的设计进行相关的评估操作，并验证其性能究竟如何，以及确定潜在的设计问题，而这些问题如果在后期发现可能导致非常多的成本和人力物力的浪费！使用虚拟原型设计有效替代物理原型的好处也在于能够验证和探索更多的可能，以更优化的方案代替原始方案，做出最正确的决策，应用领域包括DDR接口设计、SerDes频道设计、输电网络（PDN）设计，HyperLynx DRC标准规则确定了潜在的电路板设计问题，这些问题可能导致电磁干扰（EMI），信号完整性（SI）或电源完整性（PI）问题。HyperLynx DRC使用设计规则检查（DRC）来验证您的PCB设计。 该软件安装了许多标准规则，您可以修改这些标准规则的参数以适合您的需求。 您还可以编写自定义规则，以检查是否违反了组织定义的PCB设计规范和标准的其他条件。新版本功能空前强大，新功能众多，包括优化PDN去耦、增强型功耗意识分析、路由后3D EM自动提取、优化与3D EM的互连、模拟/混合信号仿真的PCB寄生建模、电气规则检查：刚性-柔性和引线键合、试金石查看器增强功能等！~

安装破解教程

HyperLynx VX.2.6新功能

使用说明

确定要在布局前设计上运行的仿真类型取决于您要评估的设计行为。仿真可以帮助您设计具有良好信号完整性的网络，并可以设计具有良好电源完整性的配电网络（PDN）。模拟“假设”设计变量可以帮助您优化设计。在电路板布局之前运行信号完整性和功率完整性仿真可以帮助您定义布局后约束，并避免在设计过程的后期出现性能问题。
目标  描述
设计走线和叠层几何形状以满足目标阻抗
确定产生目标特性阻抗（Z0）的信号走线宽度，走线间距（对于差分对）和叠加特性。
设计通孔以满足阻抗和旁路要求
确定产生目标特性阻抗（Z0）的信号过孔，焊盘和抗焊盘属性。该工作流程通过模型使用默认信号。对于单端信号，您可以确定提供低阻抗返回电流路径所需的缝合通孔的位置和数量。
设计过孔以满足损耗要求
通过产生可接受损耗的特性确定信号。您可以确定为信号过孔提供低阻抗返回电流路径所需的缝合过孔的位置和数量。该工作流程使用3-D电磁仿真。
设计满足串扰要求的网络拓扑确定满足串扰要求的网络属性。您可以优化设计权衡，并查看影响串扰的制造公差的影响。您可以运行扫描以生成布局后设计的约束。
设计网络拓扑以满足信号质量要求
确定符合信号质量要求的净特性和端接。您可以优化设计权衡，并查看影响信号质量的制造公差的影响。您可以运行扫描以生成布局后设计的约束。
设计满足时序要求的网络拓扑确定满足时序要求的网络属性。您可以优化设计权衡，并查看影响信号时序的制造公差的影响。您可以通过扫描运行SI仿真，以生成布局后设计的约束。
设计PDN以满足DC功率损耗和电流密度要求
通过数量和位置确定电源网络的几何形状和缝合，以设计具有可接受的DC功率损耗和电流密度的配电网络（PDN）。
设计PDN以在整个频率范围内满足低阻抗要求
确定电源的净几何形状，并去耦电容器的数量和位置，以设计在整个频率范围内具有可接受阻抗的配电网络（PDN）。评估去耦电容器的安装技术，例如焊盘内通孔，微通孔和X2Y电容器。评估嵌入式电容器的介电性能，例如C层材料或超薄厚度。
二、查找布局后设计问题
确定要在布局后设计上运行的仿真类型取决于您要评估的设计行为。仿真可以帮助您找到信号完整性较差的网络，并设计电源完整性较差的配电网络（PDN）。模拟“假设”设计变量可以帮助您确定可改善SI或PI的设计更改。
目标描述
1、寻找串扰过多的网络
查找与攻击者网络过度耦合的受害者网络。您可以筛选整个设计中的问题，模拟一组关键网络，或者验证设计修订版没有在关键网络中引入问题。
2、寻找信号质量较差的网络
查找具有过多过冲，回铃，非单调等的网络。对于DDRx接口，您可以筛选整个接口以查看信号质量问题。对于其他接口，您可以筛选整个设计中的问题，模拟一组关键网络，或者验证设计修订版没有在关键网络上引入问题。
3、查找时序不正确的网络
对于DDRx接口，您可以筛选整个接口以查看时序问题。对于其他接口，请找到飞行时间错误的网络。
测量信号网络之间的串扰测量受害网络上由于交换攻击者网络耦合而引起的串扰。
4、测量网络的信号质量特征
测量一个或多个选定网络的信号质量。
5、测量信号网的时序
测量一个或多个选定网络的飞行时间。找出时序不理想的网络，并使用仿真结果填写时序预算电子表格。
6、测量走线段和信号过孔的阻抗
测量走线段和信号过孔的阻抗。该工作流程使用默认的过孔模型，而不是通过3-D电磁仿真创建的S参数模型。
7、评估通道的眼图
确定通道收发器和互连属性，以产生不会触及信令标准眼图模板“保留”区域的眼图。
8、测量误码率（BER）
评估SERDES通道的浴盆曲线和BER图，以识别有效的数据采样位置。
9、在频域中评估互连和信号过孔的电气行为
测量信号网的回波损耗（反射）和插入损耗（传输）。您可以评估由S参数表示的互连行为。
10、测量直流功率损耗和电流密度
查找具有高直流功率损耗的金属区域。您会发现金属区域和缝合过孔的电流密度过大。
11、在电路板上关键位置测量PDN阻抗
在一个频率范围内测量配电网络（PDN）阻抗。找到满足目标PDN阻抗所需的最少电容器数量。查找通过高电感安装连接到PDN的电容器。评估去耦电容器的安装技术，例如焊盘内通孔，微通孔和X2Y电容器。评估嵌入式电容器的介电性能，例如C层材料或超薄厚度。
12、从IC功耗测量PDN噪声（平面噪声）
测量通过吸收大量瞬态电流的IC电源引脚传输到PDN的平面噪声。您可以找到需要更好去耦的PDN位置。
13、测量单端信号过孔与PDN之间的交互
通过对从信号通孔传递到PDN的能量建模，当信号传播通过信号通孔并且返回电流流经PDN时，可以提高信号的准确性。模拟考虑了通孔阻抗和通孔噪声耦合。
14、测量单端信号过孔的旁路质量
查找具有高阻抗返回电流路径的单端信号过孔。
15、通过组件加热来测量板温度
测量电路板和组件的散热能力。该工作流程未考虑在VRM和DC灌电流组件引脚之间流动的电流对金属的加热。
通过组件和PDN加热测量板温度测量板和组件的散热能力。此工作流程考虑了在VRM和DC灌电流组件引脚之间流动的电流所产生的金属热量。